行业 | 德国在单晶AlN衬底上实现耐压2200 V、功率密度达1.17 GW/cm2的AlN基GaN沟道HEMT器件

译自原文
1.17 GW/cm² AlN-Based GaN-Channel HEMTs on Mono-Crystalline AlN Substrate

原文作者
M. Wolf , F. Brunner, C. Last, H. Halhoul, D. Rentner, E. Bahat Treidel, J. Würfl, and O. Hil, Ferdinand-Braun-Institut gGmbH, Leibniz-Institut für Höchstfrequenztechnik, Berlin, Germany

原文链接
https://ieeexplore.ieee.org/document/10505307, IEEE ELECTRON DEVICE LETTERS, VOL. 45, NO. 6, JUNE 2024

项目支持方
德国联邦教育和研究部（Federal Ministry for Education and Research，Germany）

摘要

我们在AlN衬底上，采用MOCVD生长的AlGaN/GaN/AlN外延层实现了基于AlN的GaN沟道HEMT，在V_GS = 1 V时，实现了400 mA/mm的电流密度和125 V/µm的击穿电压（V_Br）缩放。与类似的AlN-on-SiC器件不同，高V_Br缩放在1000 V以上也适用。这归因于AlN缓冲层缺陷密度的显著降低。从具有2.2 kV击穿电压的器件中提取了创纪录的1.17 GW/cm²功率密度。在0.6 A / 464 V关态电压下的高压开关瞬态显示出由于AlN缓冲层/GaN沟道界面质量引起的色散效应。

1.引言

基于AlN的功率电子器件可能会受益于AlN材料6.2 eV的高带隙、340 W/(m·K)的高热导率以及> 10 MV/cm的高临界电场强度。考虑到电子迁移率高2-3倍，热导率高15倍，它很可能在性能上超越基于Ga₂O₃的功率电子器件——这是AlN和AlGaN在超宽带隙（UWBG）功率电子领域的直接竞争对手。然而，要在有源器件中利用AlN高临界场强度是困难的，因为由于高施主电离能，沟道和漂移区的杂质掺杂具有挑战性。Si和Mg是AlN中最常用的施主和受主掺杂元素，报道的电离能分别约为280 meV和约630 meV。相反，使用极化掺杂诱导二维电子气（2DEG）的异质结器件在AlN和AlGaN材料体系中是一个更有前景的选择。但是，在HEMT器件中需要与势垒层相比具有较低带隙和较小极化的沟道层来诱导2DEG晶体管沟道，即AlGaN或GaN，从而折衷了AlN的高击穿场强。

虽然AlGaN沟道HEMT应该允许比GaN沟道HEMT更高的V_Br缩放，但AlGaN合金散射显著降低了沟道迁移率，从而阻碍了AlGaN沟道HEMT的导通状态性能。此外，较高的Al含量阻碍了源极和漏极端子良好欧姆接触的形成。因此，尽管已经达到了高达400 V/µm的V_Br/d_GD缩放，但报告的AlGaN沟道HEMT功率密度仍然显著低于V2 Br / (R_ON ·A) = 1 GW/cm²。由于GaN的临界场强度仅约为340 V/µm，因此无法用GaN沟道器件达到如此高的V_Br缩放。但是，高2DEG电子迁移率和低接触电阻保证了Al(Ga)N/GaN HEMT的卓越导通状态性能，这一点也为大功率射频应用所证明。尽管如此，AlGaN/GaN HEMT尚未达到GaN材料Baliga优值极限(ε µ E3 crit)的功率密度，而且报告的击穿电压缩放小于130 V/µm。将GaN沟道器件推向材料极限的一种选择是通过使用具有良好背阻挡特性的缓冲层来改善沟道层的限制，同时不引入电子陷阱态。因此，一个具有高导电带偏移量的AlN缓冲层对于沟道层来说是一个极好的选择。此外，高AlN带隙防止了任何寄生缓冲层导电，而且，得益于GaN和AlN的高热导率，预计功率器件将具有低热阻抗。

最近，我们研究了在半绝缘SiC衬底上生长的AlGaN/GaN/AlN HEMT，用于高达950 V的电力电子开关应用。本文我们报告了在单晶AlN衬底上制备的相关器件在0.6 A / 464 V下的高压开关特性，其V_Br/d_GD为125 V/µm，功率密度为V2 Br/(R_ON ·A) = 1.17 GW/cm²。从异质外延到同质外延的转变通常可以减少器件缺陷密度，并进一步降低热阻抗，以实现更好的可靠性和更大的安全工作区域。

2.器件制备

AlGaN/GaN/AlN同质外延是在HexaTech约550 µm厚的(001)取向1英寸单晶AlN衬底上进行金属有机化学气相沉积（MOCVD）实现的。据报道HexaTech公司生产的物理气相传输生长的单晶AlN，位错密度约为∼10⁻⁴ cm⁻²。

图1. 在单晶AlN衬底上生长的AlGaN/GaN/AlN基HEMT的示意横截面图。

图2. 在AlN（蓝色）和SiC（黑色）衬底上生长的AlN缓冲层的摇摆曲线，以及对应的302反射峰的半高宽（FWHM）。

在AlN衬底上，以1350℃的工艺温度生长了3.9 μm厚的未掺杂AlN缓冲层。从摇摆曲线测量（图2）中提取的FWHM值表明，在原生AlN衬底上生长的AlN缓冲层与在异质SiC衬底上生长的相比，刃位错的密度要低得多，大约低12倍。随后的GaN沟道层厚度为130 nm。通过HRXRD分析确定，Al_0.42Ga_0.58N势垒层厚度为10 nm。结构顶部覆盖有2 nm掺硅GaN以提高器件可靠性，并覆盖有2 nm原位生长的SiN_x以防止表面氧化。使用涡流测量技术提取的2DEG片电阻为400Ω/sq。HEMT结构的栅宽从w_G = 250 μm到9.2 μm，栅长为l_G = 0.7 μm，源栅间距为1μm，d_GD在2 μm和18 μm之间，使用i线光学步进光刻技术进行图案化。器件制备从欧姆接触开始，使用蒸镀后的Ti/Al/Ni/Au/Ti/Pt金属堆栈在870℃下退火形成。器件隔离采用多能量¹⁴N⁺注入实现。在定义了0.7 μm栅脚的倾斜栅沟槽内，通过使用SF₆ ICP干法蚀刻在180 nm厚的PECVD沉积SiN钝化层中创建，然后蒸镀了一层Ir/Ti/Au堆栈作为肖特基栅金属。最终的器件钝化采用旋涂的5 μm苯并环丁烯（BCB）聚合物层实现。

3.器件结果

使用TLM方法，提取的源和漏接触电阻为R_C = 1.45 (±0.85) Ω·mm。意外的高R_C值可能源于高势垒层Al含量。它们阻碍了器件的导通状态电阻R_ON，特别是对于d_GD < 8 µm的情况。从转移特性（图3a）可以看出，阈值电压（V_TH）在-2 V左右，正向和反向扫描之间没有迟滞现象，表明栅极模块下方的低陷阱或无陷阱。在V_GS = 1 V时，测量的电流密度为I_D = 400 mA/mm。值得注意的是，基于原生AlN衬底的器件没有表现出迟滞或拐点机制（图3b），这些效应通常在标准GaN以及AlN-on-SiC器件的电学行为中观察到。

图3. AlN-on-AlN晶体管的正向（红色）和反向（蓝色）直流（a）转移曲线，在V_DS = 10 V时，以及（b）输出IV扫描，其中栅漏间距d_GD = 2 µm。

图4. AlN-on-AlN器件与AlN-on-SiC器件的V_Br与d_GD的晶圆级分布对比，以及d_GD ≥10 µm的器件在V_GS = −5 V时的关态击穿曲线插图。

3.1击穿测量

图4显示的d_GD函数的击穿电压缩放，是在w_G=250 μm的测试器件上提取的。这些器件被浸入Fluorinert中，以防止在高压测量期间发生电弧。所有测试器件在V_DS上升至击穿点（I_D=0.1 mA/mm）期间都显示出恒定的栅电流，表明没有通过AlN缓冲层的漏电路径。这些器件在栅极和漏极之间没有场分布结构，因此容易在栅极边缘产生更高的电场峰值。对V_Br进行线性拟合，直到d_GD=18 μm（图4 - 绿色虚线），我们得到了基于AlN的GaN沟道HEMT的平均V_Br缩放为125 V/µm。图4（插图）显示了d_GD=10、12、18 μm器件的关态漏极漏电流。d_GD=18 μm且R_ON=18.4 Ω·mm的HFET达到了2227 V的击穿电压，从而实现了1.23 MV/cm的击穿场强和相应的功率密度V2 Br/(R_{O N} ·A) = 1.17 GW/cm²。这里，A被视为欧姆接触端子之间的面积。

图5展示了研究的GaN沟道AlN-on-AlN器件的V_Br与R_ON·A的基准测试，分别对应8 μm、10 μm、12 μm和18 μm的d_GD间隔，并且与材料的理论极限、最先进的功率器件结构结果、我们之前在GaN沟道AlN-on-SiC HFET器件上的结果以及最近报道的AlGaN沟道AlN-on-AlN器件进行了比较。

图5. 在FBH制备的基于AlN的器件的击穿电压与特定导通电阻的比较，与其他最先进的功率器件相比

图6. (a) 在施加V_{DS_OFF} 10 ms后的动态R_ON瞬态；(b) 在开启后4 μs时，对于w_G=9.2mm和d_GD=18 μm的AlN基的器件，归一化动态R_ON与V_{DS_OFF}的变化图。

3.2 动态R_ON测量

对具有w_G=9.2 mm、d_GD=18 μm和源连接场板的器件进行了高压开关测量，使用的是如[15]中所述的定制针状探针卡的晶圆上高电流脉冲装置。在不同V_{DS_OFF}下保持器件关闭状态10 ms后，使用电压钳位电路捕获开启状态下的V_DS和测量到的漏极电流瞬态2-4 μs后的R_DsOn（图6a）。该器件在V_GS=1 V时的饱和电流约为2.9 A。最大施加的V_{DS_OFF}为464 V，动态R_ON是在约0.6 A的开启状态漏极电流时估算的。

归一化动态R_ON相对于R_DsOn（V_{DS_OFF} = 10 V）在t_ON = 4 μs时提取（图6b），显示出在V_{DS_OFF} = 200-300 V时有一个显著的最大值，其中V_{DS_OFF} = 240 V时最大值为×1.9。，我们已经观察到了：对于具有可比GaN沟道厚度的AlN-on-SiC器件也具有类似的特性。

4.结果讨论

AlN-on-AlN器件的功率密度V2 Br/(R_{O N} ·A)相对于最近发布的AlN-on-SiC器件[15]略有降低，见图5。这在一定程度上是由于在1英寸AlN衬底上的一些生长和处理挑战所导致的。GaN沟道厚度以及势垒层厚度都有所减小，AlGaN势垒的Al浓度比目标值要高。由此产生的二维电子气（2DEG）片电阻为400Ω/sq，而不是之前报告的AlN-on-SiC的360Ω/sq。此外，由于工艺过程的不稳定性，源和漏接触电阻值出奇地高于[15]中的两倍，结果是R_ON·A值更高。

从高压开关中得到的AlN-on-AlN器件的动态R_ON增加趋势与使用相同特征结构的AlN-on-SiC器件所报告的趋势相似。尽管在AlN缓冲层中没有使用补偿掺杂，但图6b揭示了相当大的分散性。这是可以预料的，因为如[15]和[18]所示，GaN沟道层底部的高结构缺陷密度。GaN沟道层的部分松弛导致缓冲层/沟道界面处的失配位错，这是由于GaN和AlN之间存在较大的晶格失配，被认为是电子陷阱和动态R_ON增加的原因，尤其是对于超过200 V的电压。尽管对于AlN-on-SiC器件，在更高的电压下观察到动态R_ON增加，但这可能归因于所研究的基于AlN的器件的GaN沟道较薄，类似于在[15]中观察到的。因此，MOCVD生长中的这一挑战仍然独立于AlN缓冲层下方的衬底材料，需要优化GaN沟道的生长。

尽管如此，与AlN-on-SiC异质外延相比，AlN衬底上AlN缓冲层的位错密度显著降低（见图2），这即使在非常高的电压下也可能抑制任何与缓冲层相关的漏电路径。这里发现的器件V_Br缩放为d_GD=2 ~ 18 μm时125 V/μm。尽管这比[15]中报告的AlN-on-SiC器件的140 V/μm要低，但在V_Br>1000 V时，并未观察到AlN-on-AlN器件的V_Br缩放有所减少。对于具有最高V_Br的AlN-on-AlN器件，V_Br/d_GD=2227 V/μm仍为124 V/μm，而对于AlN-on-SiC，仅为V_Br/d_GD=1790 V/15 μm=119 V/μm。在这些高电压下，完全绝缘的AlN衬底以及AlN缓冲层和衬底之间的最佳界面可能是决定性的，从而导致与栅极-漏极间距无关的线性V_Br缩放。

结论

总之，我们展示了在单晶AlN衬底上MOCVD生长的GaN沟道AlGaN/GaN/AlN-HEMTs器件，证明了其出色的高压性能。我们在464 V和0.6 A的高压开关瞬态中首次揭示了与AlN-on-SiC器件相似的动态行为。同时发现AlN缓冲层/GaN沟道界面是电子陷阱和相关动态R_ON增加的原因，尤其是在电压超过200 V时。对于250 μm器件，实现了平均击穿电压缩放125 V/μm，栅极-漏极间隔最大可达18 μm。对于一个d_GD为18 μm、V_Br为2227 V的器件，提取的功率密度V2 Br/(R_{O N} ·A) = 1.17 GW/cm²。据我们所知，这是在AlN衬底上生长的高压GaN沟道晶体管的一个新记录。此外，它突显了在实现高器件功率密度方面良好的导通状态性能的重要性。尽管对于AlGaN沟道HEMTs发布了更高的V_Br缩放和更高的绝对击穿电压，但这些器件尚未达到本文实现的GaN沟道器件这样高的功率密度。